智能科技

当前位置:金沙棋牌 > 智能科技 > 三星明年将成全球首个提供3D,三星宣布7nm

三星明年将成全球首个提供3D,三星宣布7nm

来源:http://www.logblo.com 作者:金沙棋牌 时间:2019-11-29 12:47

原标题:三星明年将成全球首个提供3D SiP的代工厂,3nm 2020年试产

智东西(公众号:zhidxcom)

IT之家10月18日消息 根据外媒AnandTech的消息,三星工厂周三表示,它已经开始使用其7LPP制造技术生产芯片,该技术使用极紫外光刻制作选择层。新的制造工艺将使三星能够显着提高芯片的晶体管密度,同时优化其功耗。此外,EUVL的使用使三星能够减少每个芯片所需的掩模数量并缩短其生产周期。

雷锋网消息,三星最近在日本举办了三星铸造论坛2018(Samsung Foundry Forum 2018,SFF),发布了几个重要的信息。 除了重申计划在未来几个季度开始使用极紫外光刻(EUVL)开始大批量生产(HVM),同时重申计划使用具有3纳米节点的栅极FET(GAAFET),三星还将新的8LPU工艺技术增加到其路线图。另外,2019年开始提供3D SiP以及2020年开始风险生产3nm节点也都是亮点。

编| 赵佳蕊

▲图自ANANDTECH

10纳米节点

导语:三星将于2019年下半年开始大规模生产6LPP,5LPE将在今年内完成流片、明年上半年量产,4LPE也会在年内设计完毕,2021年大规模生产。

这家半导体制造商表示,7LPP制造技术可以减少40%的面积,同时降低50%的功耗或性能提高20%。看起来,选择层使用极紫外光刻技术使三星Foundry能够在其下一代SoC中放置40%以上的晶体管并降低其功耗,这是移动SoC的一个非常引人注目的主张,将由其母公司使用。

三星代工厂的总体路线图于今年早些时候公布 ,因此在日本的SFF,三星重申其部分计划,也进行了一些修正,并提供了有关其未来计划的一些额外细节。

智东西8月2日消息,据外媒AnandTech最新报道,三星代工厂从去年开始生产7LPP(7nm low power plus)制造工艺的芯片,在这之后三星仍加速推动其制造工艺的发展,并于近日宣布将于2019年下半年开始大规模生产6LPP制造工艺的芯片。

三星在其位于韩国华城的Fab S3生产7LPP EUV芯片。该公司每天可以在其ASML Twinscan NXE:3400B EUVL步进扫描系统和每个280 W光源上处理1500个晶圆。三星没有透露它是否使用薄膜来保护光掩模免于降级,但仅表明使用EUV可以将芯片所需的掩模数量减少20%。此外,该公司表示,它已经开发出专有的EUV掩模检测工具,可以在制造周期的早期进行早期缺陷检测并消除缺陷。

首先,三星基于10纳米工艺增加了被称为8LPU(low power ultimate)的新工艺,根据三星的分类,这是一个为需要高时钟频率和高晶体管密度SoC准备的工艺。8LPU是8LPP技术平台的进一步升级,可能会增加晶体管密度和提升频率。三星的8LPP技术去年投入生产 ,基于三星10纳米节点的开发,与10LPP相比,更窄的最小金属间距可减小10%的面积(同样的复杂性),并且功耗降低10%(同样的频率和复杂性)。 不过,三星没有透露它如何在8LPP的基础上提升8LPU,比如设计规则、新的库以及最小金属间距。

此外三星还表示,5LPE(5nm Low Power Early)将在今年内完成流片、明年上半年量产。4LPE也会在年内设计完毕,2021年大规模生产。

三星Foundry没有透露其首先采用其7LPP制造技术的客户名称,但仅暗示使用它的第一批芯片将针对移动和HPC应用。通常,三星电子是半导体部门的第一个采用其尖端制造工艺的客户。因此,预计到2019年,三星智能手机将推出一款7nm SoC。此外,高通将采用三星的7LPP技术作为其“Snapdragon 5G移动芯片组”。

三星8LPP和8LPU技术面向需要比10LPC和10LPU工艺所能提供的更高性能或更低功率或更高晶体管密度的客户,但无法获得三星7LPP或更先进的制造技术EUVL。 8LPU的风险生产将于2018年开始,预计明年将在韩国Giheung的Fab S1工厂开始大批量生产。

图片 1

“随着EUV工艺节点的引入,三星在半导体行业引领了一场静悄悄的革命,” 三星电子代工销售和营销团队执行副总裁Charlie Bae说。“晶圆生产方式的这种根本性转变使我们的客户有机会以卓越的产量,减少的层数和更高的产量显着提高产品的上市时间。我们相信7LPP不仅是移动和HPC的最佳选择,也适用于广泛的尖端应用。“

7LPP EUV正在进行中

一、三星FinFET工艺芯片市场需求强劲

三星的7LPP制造技术优于公司专为移动SoC设计的10LPP,具有令人印象深刻的优势。同时,为了使该流程对广泛的潜在客户具有吸引力,该代工厂提供了一套全面的设计支持工具,接口IP,参考流程和先进的封装解决方案。

去年三星承诺在2018年开始使用7LPP生产芯片,看来,三星已经开始制造7LPP SoC,但可能仅限于其母公司,因为其MPW(Multi-Project Wafer)服务时间表未提及7LPP。 7LPP生产技术将是三星代工厂的旗舰工艺,因此很可能首先用于三星的移动SoC。 同时,该工艺也适用于针对HPC,ML和AI芯片。 例如,三星正在为定制芯片准备专用IP,包括100 Gbps + SerDes等。

据三星称,市场对于10LPP/8LPP技术制造的移动SoCs,14LPx/10LPP工艺制造的移动、高性能计算、汽车和网络产品有着强劲的需求。也就是说,三星使用其FinFET工艺制造的产品受到了市场的好评。接下来几年的时间里,三星代工厂将继续使用14nm、10nm和7nm的技术,通过优化或者插入先进的模块来完善特定的应用。

此时,7LPP得到了众多三星高级代工生态系统合作伙伴的支持,包括Ansys,Arm,Cadence,Mentor,SEMCO,Synopsys和VeriSilicon。除此之外,三星和上述公司还提供HBM2 / 2E,GDDR6,DDR5,USB 3.1,PCIe 5.0和112G SerDes等接口IP解决方案。因此,2021年及之后的SoC芯片开发商将依靠PCIe Gen 5和DDR5开始设计他们的芯片。

图片 2

据外媒AnandTech报道,一般的半导体制造商,通常会在18至24个月就大幅提升节点,但三星与其他半导体制造商不一样的是,三星对每个节点的技术都会不断更新和优化,以满足不同客户的需求。三星的这个做法允许它更好的控制其制造成本和制造风险。

至于封装,使用7LPP EUV技术制造的芯片可以与2.5D硅插入器以及三星的嵌入式无源基板耦合。

在论坛上,三星表示已经在韩国华城的Fab S3安装了多个ASML Twinscan NXE:3400B EUVL步进和扫描系统。当然并未透露具体的数量,但它明确扫描仪的每日晶圆(WPD)性能符合其批量生产目标。 事实上,由于EUV将首次用于HVM,三星代工厂不倾向于将其扩展到特定客户的设计之外(三星和高通已经为骁龙 5G SoC选择了7LPP,将在2019年生产)。

二、5LPE工艺年内完成流片,4LPE工艺年内设计完毕

如上所述,三星在其Fab S3上安装了EUV生产工具,后者仍然拥有大量的DUV设备。由于EUVL仅用于选择7LPP芯片层,因此相对有限数量的Twinscan NXE:3400B扫描仪几乎不成问题,但当三星的工艺技术需要EUV用于更多层时,可能需要扩展其EUV容量。

图片 3

三星表示,如果不出意外的话,EUV技术将成为三星下一代制造工艺的关键推动技术,第一个使用EUV技术的是7LPP制造工艺,之后还会更多的制造工艺使用EUV技术。

编译自ANANDTECH

在三华工厂建立另一条生产线之后,三星将对EUV光刻技术的进行扩展,该生产线预计将耗资 6万亿韩元(约46.15亿美元),预计将于2019年完工,并于2020年启动HVM。因此,三星使用EUVL设备的生产将会限制在一个工厂至少几个季度,这或许也是三星代工厂开发8LPP和8LPU工艺的原因。

图片 4

5/4nm 2019年的风险试产

三星还表示,三星6LPP制造工艺是7LPP的改良版,6LPP制造工艺相比于7LPP制造工艺能提供更高的晶体管密度,并且功耗更低。

当华城的新生产线投入运营时,三星承诺将开始风险试产5/4 nm节点。三星正在准备5LPE,4LPE和4LPP技术,当然也可能增加。 根据三星迄今为止所披露的情况,它们将具有一定的相似性,这将简化从5LPE到4LPP的迁移。

三星规划将在今年下半年推出5LPE的首批芯片,它在功耗、性能和面积等方面都将优于6LPP制造工艺,并预计在2020年上半年就大规模生产。三星代工厂还预计,5LPE技术将在2020年成为主要的EUV工艺节点,将在高性能计算、移动芯片等多方面应用有众多优势。

图片 5

三星还规划了7LPP工艺的终极迭代版本4LPE工艺,它将在今年下半年完成开发,预计在2020年制造首批芯片,大规模生产应该会在2021年。

三星在SFF 2018日本展示的一张幻灯片表明,三星预计使用5/4 nm节点的芯片将于2019年开始风险生产,这表明这些工艺技术将共存而不是相互跟随。 由于三星几乎没有理由设计竞争性制造工艺,因此它的5LPE更有可能在2020年首先用于HVM,然后4LPE / 4LPP将使用随后新增的EUV设备,除非三星的路线图发生重大变化。

图片 6

要记住的一件事,三星的5/4 nm将成为该公司使用FinFET晶体管的最后一个节点,这就是为什么它将成为未来许多年使用的“长”节点,就像今天使用的28nm技术。

三星将会在华城兴建工厂,提供更多的EUV生产线来满足未来对6LPP和5LPE工艺的需要,这座造价46.15亿美元的工厂将会很快完工,预计于2020年开始大规模生产。

3纳米2020年风险生产

结语:三星代工厂规划明确

三星宣布的令人意外事件之一是在2020年开始使用其3纳米节点进行风险生产,这比之前的预期至少提前一年。 三星的3纳米将是第一个使用该公司自己的GAAFET实现的节点,称为MBCFET(multi-bridge-channel FETs),并且至少包含两种工艺技术:3GAAE和3GAAP(3nm gate-all-around early/plus)。

三星对其芯片制造工艺的稳步推进,为其技术的发展奠定了非常扎实的基础,同时它合理的规划也能够稳步推动其代工厂稳步的发展,只有这样踏实稳定才能使三星不断扩大芯片代工厂的规模。

不过三星仍没有公布3GAAE和3GAAP的任何目标,很难说该公司何时会生产基于MBCFET技术的商用SoC。我们今天所理解的是两种技术都依赖于EUVL,因此在使用之前,三星必须确保EUV提供必要的产量和性能。 考虑到三星对ASML Twinscan NXE:3400B EUVL步进扫描系统的性能表示满意,并预计WPD生产率将进一步提高,因此有可能将其引入3纳米节点。

我们也期待三星的技术可以不断进步,为行业带来突破性的发展,为我们的电子产品带来更流畅的体验。

18FDS将于2019年风险生产

文章来源:AnandTech

虽然距离GAAFET只有几年的时间,但平面晶体管的技术不会随处可见仍会不断发展。 三星代工厂将继续支持FD-SOI技术,并将成为GlobalFoundries的22FDX和12FDX产品强大的竞争对手。

{"type":2,"value":"

三星代工厂打算在2019年开始使用其18FDS开始风险生产,所以HVM要到2020。 该技术采用与三星14LPE / 14LPP相同的BEOL互连(即最初为其20纳米平面工艺开发的BEOL),但采用了新的晶体管和FEOL。 三星承诺 ,与其28FDS相比,18FDS将使性能提高20%(在相同的复杂性和功率下),功率降低40%(在相同的频率和复杂度下),并且芯片面积减小30%。

特别重要的是,18FDS将支持RF和eMRAM,使得三星代工厂能满足2020年及以后的5G时代RF和嵌入式存储器的各种应用需求。

3D系统级封装在2019年提供

芯片封装技术近来变得越来越重要,因为将所有器件集成到单个处理器中变得越来越困难和昂贵。 三星(与台积电和GlobalFoundries一样)已经为复杂产品提供了许多封装解决方案,例如用于移动SoC的FOPLP-PoP和用于HBM2 DRAM芯片的I-Cube(2.5D)。明年三星将提供其3D SiP(系统级封装)解决方案,使其能够将各种器件封装在一个面积很小的三维封装中。

图片 7

三星代工厂的3D SiP将成为业界首个用于异构3D SiP的技术之一(目前所有SiP都是2D)。 封装解决方案将使半导体合约制造商能够使用完全不同工艺技术制造的元件组装SiP。

不过,三星的代工厂近日出现了致死事故,详见雷锋网《三星韩国芯片工厂二氧化碳泄漏致一死两伤,为何事故频发?》

雷锋网编译,via anandtech返回搜狐,查看更多

责任编辑:

本文由金沙棋牌发布于智能科技,转载请注明出处:三星明年将成全球首个提供3D,三星宣布7nm

关键词:

上一篇:没有了

下一篇:没有了